基于JESD204B协议的数据接收系统

详细信息    查看官网全文

• 英文论文题名：JESD204B-based Data Acquisition System
• 论文作者：李洋 ; 翟建锋 ; 李卫东 ; 张彦 ; 余超
• 英文论文作者：LI Yang ; ZHAI Jianfeng ; LI Weidong ; ZHANG Yan ; YU Chao ; State Key Lab of Millimeter Waves ; Southeast University
• 年：2017
• 作者机构：东南大学毫米波国家重点实验室;
• 论文关键词：JESD204B ; Xilinx Kintex7 ; 双锁相环
• 英文论文关键词：JESD204B ; Xilinx Kintex7 ; dual PLL
• 会议召开时间：2017-05-08
• 会议录名称：2017年全国微波毫米波会议论文集（中册）
• 英文会议录名称：Proceedings of 2017 National Conference on Microwave and Millimeter Waves(NCMMW2017)
• 语种：中文
• 分类号：TN79;TN914
• 学会代码：ZDWB
• 会议名称：2017年全国微波毫米波会议
• 会议地点：中国浙江杭州
• 主办单位：中国电子学会
• 学会名称：中国电子学会微波分会
• 页数：4
• 文件大小：1590k
• 原文格式：D
• 会议级别：全国

摘要

未来通信系统中,模拟信号的数据采集速率以及精度要求不断提高,相应的数据传输速率也随之提高。JESD204B是一种用于高速数据采集的串行传输协议。本文基于JESD204B协议,利用Xilinx Kintex-7 FPGA的GTX接口,并借助于TI LMK04828中的双锁相环对整个系统进行时钟控制,最终实现了由高速模数转换器到FPGA逻辑器件的数据传输。
In future communication systems, the data transmission rate will be increased because of the increasing sampling rate and accuracy of analog signals. JESD204 B is a kind of serial transmission protocol, which can be used for data acquisition with high sampling rate. In this paper, based on the JESD204 B protocol and the GTX interface of Xilinx Kintex-7 FPGA, a data transmission system between a high-speed ADC and a FPGA logic device is realized, and the system clocks are controlled by LMK04828 with dual PLL structures.

引文

[1]Boni,A,Pierazzi,A,Vecchi,D.LVDS I/O interface for Gb/s-per-pin operation in 0.35-μm CMOS[J].2001,36(4):706-711.
    [2]Jonathan Harris.JESD204标准解析[J].今日电子,2012(12):31-33.
    [3]ADI.JESD204B survival guide[S].USA:ADI,2011.
    [4]Shu Z,Lee K L,Leung B H.A 2.4-GHz ring-oscillator-based CMOS frequency synthesizer with a fractional divider dual-PLL architecture[J].IEEE Journal of Solid-State Circuits,2004,39(3):452-462.
    [5]杨媛媛.两阶∑-调制器的研究与设计[D].北京交通大学,2008.
    [6]Texax Instruments Inc.LMK0482x Ultra-Noise JESD204B Compliant Clock Jitter Cleaner with Dual Loop PLLs Datasheet[EB/OL](2013-3)[2015-12].
    [7]Analog Devices,Inc.Wideband IF Receiver Subsystem AD6676 Datasheet[EB/OL](2014-2016).
    [8]Analog Devices,Inc.Wideband IF Receiver Subsystem AD6676 Datasheet[EB/OL](2014-2016).
    [8]Analog Devices,Inc.Wideband IF Receiver Subsystem AD6676 Datasheet[EB/OL](2014-2016).
    [9]Xilinx.7 Series FPGAs GTX/GTH Transceivers user guide[M].USA:Xilinx,2016.
    [10]Xilinx INC.JESD204 v7.0 Logi CORE IP Product Guide.Vivado Design Suite.[EB/OL](2016.4.6).