基于VHDL的有限状态机设计

详细信息   全文下载|推荐本文 |

• 出版年：2007
• 作者：张武
• 单位1：安徽农业大学信息与计算机学院
• 出生年：1966
• 学历：硕士
• 职称：高级工程师
• 语种：中文
• 作者关键词：EDA；VHDL；有限状态机；MAX+ plusII
• 起始页：366
• 总页数：4
• 刊名：东华理工学院学报
• 是否内版：否
• 刊频：季刊
• 创刊时间：1978
• 主办单位：东华理工学院
• 主编：王勇
• 地址：江西省抚州市学府路56号
• 邮编：344000
• 电子信箱：ecutxb＠263.net
• 卷：30
• 期：2
• 期刊索取号：P206.6 845
• 数据库收录：《中国核心期刊（遴选）数据库》来源期刊；中国学术期刊综合评价数据库来源期刊；“万方数据(China info)系统科技期刊群”入网期刊
• 核心期刊：中国科技核心期刊；《中国地质文摘》核心期刊

摘要

VHDL是EDA的关键技术之一。有限状态机是实现高效率高可靠逻辑控制的重要途径。本文通过使用VHDL硬件描述语言和复杂可编程逻辑器件EPlC3TC144设计模4可逆计数器电路的过程，详细介绍了硬件描述语言(VHDL)和MAX+plusII集成开发软件在现代数字电子设计中的应用，阐述了有限状态机的特点，以及基于VHDL的有限状态机设计的方法和过程，并对设计过程中容易出现的问题进行了讨论。基于有限状态机的计数器有效消除了计数器中经常出现的时序毛刺现象，该模4可逆计数器在可编程逻辑器件EPl C3TC144上实现。