UWB中Viterbi译码器的FPGA设计与实现
摘要
超宽带(UWB)是一种采用ns级脉冲信号宽度、占用GHz级信号频谱、发送功率极低、适用于短距离的无线通信技术。以高分辨率、高截获率、信息含量大和能探测隐蔽目标等优点而成为无线通信领域研究和开发的一个热点。由于超宽带信号发射功率低、信息含量大，容易受到各种干扰，因此降低数据传输的误码率，提高通信的抗干扰能力是一个关键问题，通常采用信道编码来提高通信系统信息传输的可靠性。UWB系统采用IEEE 802．15．3协议，它规定了信息传输的差错控制方案是(2，1，6)卷积码和最大似然的Viterbi译码方案。
本文首先介绍了超宽带通信的基本概念和国内外发展动态。针对超宽带信道的特点，采用了经典的纠错码方案，即卷积码和Viterbi译码，并且分析了Viterbi译码器的纠错性能和FPGA设计方案。
其次，参照IEEE 802．15．3协议标准，设计了(2，1，6)卷积码Viterbi译码器，采用串行方式进行回溯译码，利用双口RAM存储路径度量和幸存信息。电路使用Verilog HDL语言进行描述，ModelSim软件进行功能仿真，QuartusⅡ软件进行布局布线后仿真，Matlab软件平台产生测试所需要的软判决信息，存储到内部ROM中，解决了软判决信息难以产生的问题，使用逻辑分析仪观测了电路波形，文中给出了仿真波形。
最后，在Altera公司的CycloneⅡ系列FPGA上验证了Viterbi译码器电路功能，验证结果表明，电路功能正确，系统时钟44MHz，满足了时序要求，比并行方式节约了大约75％的硬件资源。
Being a wireless radio communication technology suitable for short distance communication, UWB (Ultra-Wide Band) adapts ns pulse signal width with GHz signal frequency spectral and lower signal power. It becomes a hot point in the wireless radio communication area for its high distinguishability, high intercepting ratio, more information content and detection ability on concealment. It is a key point to lower the error rate of transmission data in order to improve the reliability of communication. UWB system adapts the IEEE 802.15.3 protocol which employs a (2,1,6) convolutional encoder and maximum likelihood Viterbi decoder in channel coding scheme when transmiting signal data.
Firstly, the basic concept and development of UWB technology at home and abroad is introduced in the thesis. Specifically for the channel characteristic of UWB, traditional error correct scheme convoluntional coding and Viterbi decoding is adopted, error correct capability and FPGA design is analysed.
Secondly, consulting IEEE 802.15.3 protocol, a (2,1,6) convolutional encoder and its Viterbi decoder is implemented, applying serial mode, trace back decoding, dual RAM storing path metric and surviving information to fufil timing requirement. The circuit is described by Verilog Hardware Description Language, front simulated in Modelsim and after planning and routing synthesized in Quartus II. Soft decision information generated from Matlab simulation platform resolves the difficulty of generating it.The thesis shows the simulation results of modules.
Finally, the (2,1,6) Viterbi decoder circuit is verified in Cyclone II FPGA, the result shows that it works well and its system clock frequency is 44 Hz fufiling the requirement of UWB channel coding. Compared with parallel mode, this scheme saves about 75% resource.
本文首先介绍了超宽带通信的基本概念和国内外发展动态。针对超宽带信道的特点，采用了经典的纠错码方案，即卷积码和Viterbi译码，并且分析了Viterbi译码器的纠错性能和FPGA设计方案。
其次，参照IEEE 802．15．3协议标准，设计了(2，1，6)卷积码Viterbi译码器，采用串行方式进行回溯译码，利用双口RAM存储路径度量和幸存信息。电路使用Verilog HDL语言进行描述，ModelSim软件进行功能仿真，QuartusⅡ软件进行布局布线后仿真，Matlab软件平台产生测试所需要的软判决信息，存储到内部ROM中，解决了软判决信息难以产生的问题，使用逻辑分析仪观测了电路波形，文中给出了仿真波形。
最后，在Altera公司的CycloneⅡ系列FPGA上验证了Viterbi译码器电路功能，验证结果表明，电路功能正确，系统时钟44MHz，满足了时序要求，比并行方式节约了大约75％的硬件资源。
Being a wireless radio communication technology suitable for short distance communication, UWB (Ultra-Wide Band) adapts ns pulse signal width with GHz signal frequency spectral and lower signal power. It becomes a hot point in the wireless radio communication area for its high distinguishability, high intercepting ratio, more information content and detection ability on concealment. It is a key point to lower the error rate of transmission data in order to improve the reliability of communication. UWB system adapts the IEEE 802.15.3 protocol which employs a (2,1,6) convolutional encoder and maximum likelihood Viterbi decoder in channel coding scheme when transmiting signal data.
Firstly, the basic concept and development of UWB technology at home and abroad is introduced in the thesis. Specifically for the channel characteristic of UWB, traditional error correct scheme convoluntional coding and Viterbi decoding is adopted, error correct capability and FPGA design is analysed.
Secondly, consulting IEEE 802.15.3 protocol, a (2,1,6) convolutional encoder and its Viterbi decoder is implemented, applying serial mode, trace back decoding, dual RAM storing path metric and surviving information to fufil timing requirement. The circuit is described by Verilog Hardware Description Language, front simulated in Modelsim and after planning and routing synthesized in Quartus II. Soft decision information generated from Matlab simulation platform resolves the difficulty of generating it.The thesis shows the simulation results of modules.
Finally, the (2,1,6) Viterbi decoder circuit is verified in Cyclone II FPGA, the result shows that it works well and its system clock frequency is 44 Hz fufiling the requirement of UWB channel coding. Compared with parallel mode, this scheme saves about 75% resource.
引文
【1】 Maria-Gabriella Di Benedetto．超宽带无线电基础[M]．北京：电子工业出版社，2006．193-196
【2】 Liuqing Yang, Georgios B. Giannakis. Ultra-Wideband Communications [J]. IEEE SIGNAL PROCESSING MAGAZINE, 2004, 11 (4): 26-28
【3】 吴兰．DS-UWB超宽带通信系统关键技术的研究[D]．西安：西安理工大学硕士学位论文，2006
【4】 李瑛，张水莲．超宽带通信技术及其应用[J]．通讯与电视，2004，第8期：53-55
【5】 岳光荣，葛利嘉．超宽带无线电综述[J]．解放军理工大学学报(自然科学版)，2002，3(2)： 14-19
【6】 王中杰，刘治德．超宽带(UWB)无线通信技术[J]．山西电子技术，2006，(1)：17-18
【7】 李明晶，谭晓辉．超宽带技术浅谈[J]．吉林省经济管理干部学院学报，2005，19(5)：61-63
【8】 宋晓云．LDPC码在UWB系统中的应用[D]．苏州：苏州大学硕士学位论文，2006
【9】 刘芳．超宽带系统中信道估计方法的研究[D]．山东：山东大学硕士学位论文，2006
【10】 李波．超宽带室内信道模型的研究[D]．山东：山东大学硕士学位论文，2006
【11】 王新梅，肖国镇．纠错码．原理与方法[M]．西安：西安电子科技大学出版社，2001：378-455
【12】 于贵智．全并行Viterbi译码器的FPGA实现[D]．南京：南京理工大学硕士学位论文，2005
【13】 徐英杰．卷积编码及DSP的Viterbi译码器设计[D]．北京：北方工业大学硕士学位论文，2005
【14】 吴淑琴．ADSL中TCM及Viterbi译码研究[D]．西安：西安电子科技大学硕士学位论文，2001
【15】 刘珲．WCDMA中Viterbi译码器的IP核的研究与实现[D]．西安：西北工业大学硕士学位论文， 2003
【16】 陈启亮．数字广播系统中信道编解码的研究[D]．西安：西安理工大学硕士学位论文，2006
【17】 Man Guo, M. Omair Ahmad, M. N. S. Swamy, Chunyan Wang. FPGA design and Implementation of a low-power Systolic Array-Based adaptive Viterbi decoder [J]. IEEE Transaction on Circuit and System, 2005, 52(2): 350-365
【18】 Tobias Gemmeke, Michael Gansen, Tobias G. Noll. Implementation of Scalable power and aera efficient high-throughput Viterbi decoders [J]. IEEE Journal of Solid-State Circuit, 2002, 37(7): 941-948
【19】 胡爱群，苏杰，何振亚．高约束度卷积码的一种译码方法及其性能[J]．通信学报，1996，17(4)： 27-33
【20】 SUN PING, YAO YAN, CHONGXI FENG. An effective simplifying scheme for Viterbi decoder [J]. IEEE Transactions on Commun, 1991, 39(1): 1-3
【21】 Shuji Kubota, Shuzo Kato. Novel Viterbi decoder VLSI Implementation and its performance [J]. IEEE Transaction on Comm, 1993, 41(8): 1170-1178
【22】 关红波．用于GPS接收端的Viterbi译码器的ASIC设计[D]．成都：电子科技大学硕士学何论 文，2003
【23】 胡永江，徐昌庆，常春泉．Viterbi译码器的FPGA实现[J]．光通信技术，2005，(10)：62-64
【24】 吴大雷，李兴江，袁东风．卷积码Viterbi译码器的硬件实现[J]．山东电子，2001，(4)：35-37
【25】 魏忠义，覃祥菊．Viterbi译码器的的FPGA设计实现与优化[J]．西安电子工程科技学院学报， 2005，19(1)：75-78
【26】 张荣兵．参数化Viterbi译码器的FPGA实现[D]．哈尔滨：哈尔滨工业大学硕士学位论文，2005
【27】 F. Chan, D. Haccoun. Adaptive decoding of convolutional codes over memoryless channels [J]. IEEE Tran. Commun, 1997, 45:1389-1400
【28】 Russell Tessier, Sriram Swaminathan, Ramaswamy, Dennis Goeckel, Wayne Burleson. A reconfigurable, power-efficient adaptive Viterbi decoder[J]. IEEE Transaction on VLSI System, 2005, 13(4): 484-488
【29】 Srinath Sridharan, L.Richard Carley. A 110 MHz 350 mW 0.6 um CMOS 16-State Generalized-Target Viterbi decector for Disk Drive Read Channels [J]. IEEE Transaction of Solid-State Circuit, 2000, 35(3): 362-370
【30】 夏宇闻．Verilog数字系统设计教程 [M]．北京：北京航空航天大学出版社，2003
【31】 任艳颖，王彬．IC设计基础[M]．西安：西安电子科技大学出版社，2003
【32】 陈春霞，王匡．基于FPGA的串行维特比译码的实现[J]．计算机工程，2003，29(14)：169-171
【33】 白红哲，王晶，高蒿．基于FPGA实现Viterbi译码器的IP-Core的技术研究[J]．黑龙江工程学院学报(自然科学版)，2004，18(3)：41-46
【34】 朱胜．可重用维特比译码器的设计[D]．北京：清华大学硕士学位论文，2004
【35】 T. K. Truong, Ming-Tang Shih, Irving, E. H. Staorius. AVLSI design foratrace-back Viterbi decoder [J]. IEEE Transaction on Commun, 1992, 40(3): 616-624
【36】 易志强，徐元欣，齐子初．Viterbi原理及参数性能分析[J]．杭州电子工业学院学报，2000．20(6)： 40-42
【2】 Liuqing Yang, Georgios B. Giannakis. Ultra-Wideband Communications [J]. IEEE SIGNAL PROCESSING MAGAZINE, 2004, 11 (4): 26-28
【3】 吴兰．DS-UWB超宽带通信系统关键技术的研究[D]．西安：西安理工大学硕士学位论文，2006
【4】 李瑛，张水莲．超宽带通信技术及其应用[J]．通讯与电视，2004，第8期：53-55
【5】 岳光荣，葛利嘉．超宽带无线电综述[J]．解放军理工大学学报(自然科学版)，2002，3(2)： 14-19
【6】 王中杰，刘治德．超宽带(UWB)无线通信技术[J]．山西电子技术，2006，(1)：17-18
【7】 李明晶，谭晓辉．超宽带技术浅谈[J]．吉林省经济管理干部学院学报，2005，19(5)：61-63
【8】 宋晓云．LDPC码在UWB系统中的应用[D]．苏州：苏州大学硕士学位论文，2006
【9】 刘芳．超宽带系统中信道估计方法的研究[D]．山东：山东大学硕士学位论文，2006
【10】 李波．超宽带室内信道模型的研究[D]．山东：山东大学硕士学位论文，2006
【11】 王新梅，肖国镇．纠错码．原理与方法[M]．西安：西安电子科技大学出版社，2001：378-455
【12】 于贵智．全并行Viterbi译码器的FPGA实现[D]．南京：南京理工大学硕士学位论文，2005
【13】 徐英杰．卷积编码及DSP的Viterbi译码器设计[D]．北京：北方工业大学硕士学位论文，2005
【14】 吴淑琴．ADSL中TCM及Viterbi译码研究[D]．西安：西安电子科技大学硕士学位论文，2001
【15】 刘珲．WCDMA中Viterbi译码器的IP核的研究与实现[D]．西安：西北工业大学硕士学位论文， 2003
【16】 陈启亮．数字广播系统中信道编解码的研究[D]．西安：西安理工大学硕士学位论文，2006
【17】 Man Guo, M. Omair Ahmad, M. N. S. Swamy, Chunyan Wang. FPGA design and Implementation of a low-power Systolic Array-Based adaptive Viterbi decoder [J]. IEEE Transaction on Circuit and System, 2005, 52(2): 350-365
【18】 Tobias Gemmeke, Michael Gansen, Tobias G. Noll. Implementation of Scalable power and aera efficient high-throughput Viterbi decoders [J]. IEEE Journal of Solid-State Circuit, 2002, 37(7): 941-948
【19】 胡爱群，苏杰，何振亚．高约束度卷积码的一种译码方法及其性能[J]．通信学报，1996，17(4)： 27-33
【20】 SUN PING, YAO YAN, CHONGXI FENG. An effective simplifying scheme for Viterbi decoder [J]. IEEE Transactions on Commun, 1991, 39(1): 1-3
【21】 Shuji Kubota, Shuzo Kato. Novel Viterbi decoder VLSI Implementation and its performance [J]. IEEE Transaction on Comm, 1993, 41(8): 1170-1178
【22】 关红波．用于GPS接收端的Viterbi译码器的ASIC设计[D]．成都：电子科技大学硕士学何论 文，2003
【23】 胡永江，徐昌庆，常春泉．Viterbi译码器的FPGA实现[J]．光通信技术，2005，(10)：62-64
【24】 吴大雷，李兴江，袁东风．卷积码Viterbi译码器的硬件实现[J]．山东电子，2001，(4)：35-37
【25】 魏忠义，覃祥菊．Viterbi译码器的的FPGA设计实现与优化[J]．西安电子工程科技学院学报， 2005，19(1)：75-78
【26】 张荣兵．参数化Viterbi译码器的FPGA实现[D]．哈尔滨：哈尔滨工业大学硕士学位论文，2005
【27】 F. Chan, D. Haccoun. Adaptive decoding of convolutional codes over memoryless channels [J]. IEEE Tran. Commun, 1997, 45:1389-1400
【28】 Russell Tessier, Sriram Swaminathan, Ramaswamy, Dennis Goeckel, Wayne Burleson. A reconfigurable, power-efficient adaptive Viterbi decoder[J]. IEEE Transaction on VLSI System, 2005, 13(4): 484-488
【29】 Srinath Sridharan, L.Richard Carley. A 110 MHz 350 mW 0.6 um CMOS 16-State Generalized-Target Viterbi decector for Disk Drive Read Channels [J]. IEEE Transaction of Solid-State Circuit, 2000, 35(3): 362-370
【30】 夏宇闻．Verilog数字系统设计教程 [M]．北京：北京航空航天大学出版社，2003
【31】 任艳颖，王彬．IC设计基础[M]．西安：西安电子科技大学出版社，2003
【32】 陈春霞，王匡．基于FPGA的串行维特比译码的实现[J]．计算机工程，2003，29(14)：169-171
【33】 白红哲，王晶，高蒿．基于FPGA实现Viterbi译码器的IP-Core的技术研究[J]．黑龙江工程学院学报(自然科学版)，2004，18(3)：41-46
【34】 朱胜．可重用维特比译码器的设计[D]．北京：清华大学硕士学位论文，2004
【35】 T. K. Truong, Ming-Tang Shih, Irving, E. H. Staorius. AVLSI design foratrace-back Viterbi decoder [J]. IEEE Transaction on Commun, 1992, 40(3): 616-624
【36】 易志强，徐元欣，齐子初．Viterbi原理及参数性能分析[J]．杭州电子工业学院学报，2000．20(6)： 40-42
© 2004-2018 中国地质图书馆版权所有 京ICP备05064691号 京公网安备11010802017129号 地址：北京市海淀区学院路29号 邮编：100083 电话：办公室：(+86 10)66554848；文献借阅、咨询服务、科技查新：66554700 |