DTV信道接收芯片中的总控制实现以及面向综合和测试的设计
摘要
数字高清晰度电视(Digital HDTV)作为第三代电视标准，已成为当今世界高技术竞争的焦点，对世界的政治、经济和文化将产生巨大而深远的影响。它的推出将蕴涵巨大的市场潜力。系统的核心芯片直接体现了标准的含义，具有最高的科技含量，无论从市场角度的保护还是从产业经济利益的保护来看，能够配套设计和生产具有自主知识产权的核心芯片非常重要。
电子产品的巨大需求市场不断推动着集成电路产业的飞速发展。作为集成电路产业的基础，几十年来半导体工艺技术得到了迅速提高。随着超深亚微米工艺成为半导体业界的主流加工工艺，日渐细微的器件尺寸以及不断膨胀的设计规模和复杂度引起了一系列严峻的问题，给ASIC设计带来了巨大的挑战，迫切要求在前端设计时就开始考虑综合、验证和测试的需要。
本文着重于有线视频广播传输系统中信道解码芯片的控制部分的基本原理及其在专用集成电路芯片(ASIC)上的具体实现。同时，结合实际介绍了芯片的设计验证及可测试性策略，最后提出了面向综合和测试的前端设计思想，并做了有益尝试。
本文第一章绪论首先概述了数字高清晰度电视，引入了数字高清晰度电视信道解码芯片的基本概念。然后对专用集成电路(ASIC)设计的发展、设计流程及将来的设计趋势——SOC的设计技术做了简单介绍。
第二章着重阐述总控制模块的前端设计策略及实现，从外部和内部两个方面分别分析了对芯片进行控制的几种方法，着重阐述了DTV芯片中的I~2C接口和EMCU的结构及其设计。
第三章的主要内容是保证芯片的正确性的主要方法：要在设计阶段进行充分验证，在制造阶段进行充分测试。本章介绍了各种主流验证测试方法，着重叙述了DTV芯片中功能验证的平台结构设计和存储器内建式自测试(BIST)的具体实现。
第四章结合资料和自己的实际经验，针对ASIC芯片，提出了面向综合和测试的设计思想和技巧。
本文的主要贡献在于针对DTV信道接收芯片的特点，对总体架构、控制机制进行了恰当的规划、设计，并给出了其具体的实现。另外，本文结合各种资料和实际经验，放眼于一般的芯片设计，提出了一些面向综合和测试的设计方法和技巧。
Digital High Definition Television (Digital HDTV), as the third era Television Standard, has become the focus of contest in the countries all over the world. It will affect the world's politics, economy and culture greatly. The core chip of system, which implies The Standard directly, has the most greatest technology value. It is very important to design and produce core chips provided with independent intelligence property both for marketing and financial reasons.
Growing market demand drives IC industry increasing ceaselessly. With the deep sub-micron process being mainstream technique in semiconductor production, the shrinking scale and the expanding size & complexity bring about a series of severe problems, which poses a great challenge on ASIC (Application Specific Integrated Circuits) design. We must consider synthesis and test requirements in the early time of front-end design.
This paper focuses on principles of the controller in DTV (Digital Television) channel receiving chip and its realization in ASIC. After that, it introduces strategies of designing for verification & test, and put forward some design skills at the same time.
In this paper, the first chapter gives an overview of HDTV, and then talks about the technology involved in ASIC. The second chapter focuses on the strategy and realization of controller in DTV chip. After analyzing the methods of controlling chips in both outward and inward ways, it describes I2C (Inter IC BUS) interface and EMCU (Embedded Microcontroller Unit) thoroughly. The third chapter gives proper means of getting valid chip: sufficient verification in design phase and full test in manufacture phase. It discusses the architecture of testbench in functional verification of DTV chip and detailed accounts realization of memory BIST (Build In Self Test) method. The fourth chapter combines references and my own experience; brings forward some skills of design for synthesis, verification and test in early front-end design phase.
The main contributions of this paper are proposing the architecture and controlling method, as well as implementing it in ASIC of DTV system. Especially that it brings forward strategies and skills of design for synthesis, verification and test in early front-end design phase by references and practical experience.
电子产品的巨大需求市场不断推动着集成电路产业的飞速发展。作为集成电路产业的基础，几十年来半导体工艺技术得到了迅速提高。随着超深亚微米工艺成为半导体业界的主流加工工艺，日渐细微的器件尺寸以及不断膨胀的设计规模和复杂度引起了一系列严峻的问题，给ASIC设计带来了巨大的挑战，迫切要求在前端设计时就开始考虑综合、验证和测试的需要。
本文着重于有线视频广播传输系统中信道解码芯片的控制部分的基本原理及其在专用集成电路芯片(ASIC)上的具体实现。同时，结合实际介绍了芯片的设计验证及可测试性策略，最后提出了面向综合和测试的前端设计思想，并做了有益尝试。
本文第一章绪论首先概述了数字高清晰度电视，引入了数字高清晰度电视信道解码芯片的基本概念。然后对专用集成电路(ASIC)设计的发展、设计流程及将来的设计趋势——SOC的设计技术做了简单介绍。
第二章着重阐述总控制模块的前端设计策略及实现，从外部和内部两个方面分别分析了对芯片进行控制的几种方法，着重阐述了DTV芯片中的I~2C接口和EMCU的结构及其设计。
第三章的主要内容是保证芯片的正确性的主要方法：要在设计阶段进行充分验证，在制造阶段进行充分测试。本章介绍了各种主流验证测试方法，着重叙述了DTV芯片中功能验证的平台结构设计和存储器内建式自测试(BIST)的具体实现。
第四章结合资料和自己的实际经验，针对ASIC芯片，提出了面向综合和测试的设计思想和技巧。
本文的主要贡献在于针对DTV信道接收芯片的特点，对总体架构、控制机制进行了恰当的规划、设计，并给出了其具体的实现。另外，本文结合各种资料和实际经验，放眼于一般的芯片设计，提出了一些面向综合和测试的设计方法和技巧。
Digital High Definition Television (Digital HDTV), as the third era Television Standard, has become the focus of contest in the countries all over the world. It will affect the world's politics, economy and culture greatly. The core chip of system, which implies The Standard directly, has the most greatest technology value. It is very important to design and produce core chips provided with independent intelligence property both for marketing and financial reasons.
Growing market demand drives IC industry increasing ceaselessly. With the deep sub-micron process being mainstream technique in semiconductor production, the shrinking scale and the expanding size & complexity bring about a series of severe problems, which poses a great challenge on ASIC (Application Specific Integrated Circuits) design. We must consider synthesis and test requirements in the early time of front-end design.
This paper focuses on principles of the controller in DTV (Digital Television) channel receiving chip and its realization in ASIC. After that, it introduces strategies of designing for verification & test, and put forward some design skills at the same time.
In this paper, the first chapter gives an overview of HDTV, and then talks about the technology involved in ASIC. The second chapter focuses on the strategy and realization of controller in DTV chip. After analyzing the methods of controlling chips in both outward and inward ways, it describes I2C (Inter IC BUS) interface and EMCU (Embedded Microcontroller Unit) thoroughly. The third chapter gives proper means of getting valid chip: sufficient verification in design phase and full test in manufacture phase. It discusses the architecture of testbench in functional verification of DTV chip and detailed accounts realization of memory BIST (Build In Self Test) method. The fourth chapter combines references and my own experience; brings forward some skills of design for synthesis, verification and test in early front-end design phase.
The main contributions of this paper are proposing the architecture and controlling method, as well as implementing it in ASIC of DTV system. Especially that it brings forward strategies and skills of design for synthesis, verification and test in early front-end design phase by references and practical experience.
引文
【1】Jerry Whitaker著，邱绪环，乐匋，徐孟侠，张风超等译。数字技术：数字电视原理与应用；DTV：The Revolution in Electronic Imaging，电子工业出版社，2000。
【2】张明，《Verilog HDL实用教程》，电子科技大学出版社，1999。
【3】Digital Video Broadcasting(DVB); Framing structure, channel coding and modulation for cable systems, EN 300 429 V1.2.1 European Broadcasting Union, April, 1998.
【4】《中国集成电路大全》编委会，专用集成电路和集成系统设计自动化设计方法，北京：国防工业出版社，1997。
【5】Bhatnagar, Himanshu. Advanced ASIC Chip Synthesis: Using Synopsys Designer Compiler and PrimeTime, Kluwer Academic Publishers, 2000.
【6】Nekoogar, Fazard. Timing Verification of Application-Specific Integrated Circuits, Prentice Hall, 1999。
【7】“半导体集成化芯片系统基础研究 科学论坛纪要”，国家自然科学基金委员会21世纪核心科学问题论坛，2001。
【8】姚庆栋，张朝阳，刘鹏等，“系统集成芯片综述”，计算机自动测量与控制，2000年第3期。
【9】Jason cong，“纳米工艺IC设计的挑战和机遇”，集成电路设计，1998年第4期。
【10】Jim Turley. "CPU and DSP cores vie for ASIC designer's attention", Computer Design, pp.75-86, Jan. 1997.
【11】Barbara Tuck, "Integrating IP blocks to create a system-on a chip", Computer Design, pp.49-61, Nov. 1997.
【12】Ray Weiss,"32-bit cores drive systems-on-a-chip", Computer Design, pp.82-89, Sept. 1996.
【13】袁寿财，朱长纯，“集成电路技术：过去与未来”，半导体杂志，1998．23(2)。
【14】Bejoy G Oommann，“系统级芯片的内置式测试新技术”，CEO of Genesys Testware Inc，1999。
【15】段新东，“深亚微米集成电路设计方法学与EDA技术”，集成电路设计，1997年第4期。
【16】黄国勇，“基于IP的SOC设计”，电子设计自动化，2001年第9期。
【17】石教英等，《计算机体系结构》，浙江大学出版社，2000。
【18】易志明，林凌等，“SPI总线在51系列单片机系统中的实现”，国外电子
元器件，2003年10月。
【19】王飞，孙成立，“片上系统的总线结构发展现状及前景”，单片机与嵌入式系统应用。
【20】韩党群，“CAN控制器SJA1000及其应用”，电子技术应用，2003年10月。
【21】Don Anderson. Universal Serial Bus System Architecture. Addison Wesley Longman, Inc, 2000.
【22】何小艇，《数字电路》，浙江大学出版社，1995。
【23】夏宇闻，《复杂数字电路与系统的Verilog HDL设计技术》，北京航空航天大学出版社，1998。
【24】Peter Chambers, "The Ten Commandments of Excellent Design", from www.fpga.com.cn.
【25】陈进成，“MCU架构介绍”，电子技术专辑，2001年3月。
【26】罗胜钦编著，“数字集成系统芯片(SOC)设计”，北京希望电子出版社，2002年9月。
【27】康宝祥，栾贵兴著，“RISC体系结构及其实现技术”，科学出版社，1996。
【28】Stallings, W. "Reduced instruction set computer architecture", Proceedings of the IEEE, Vol.76, Issue: 1, pp.38-55, Jan. 1988.
【29】Xu Yuanxin, Xia Fang, Yao Qingdong, Qiu Peiliang, Wangkuang, "A New VLSI Design for Decoding of Reed-Solomon Codes Based on ASIP", IEEE 4th ASICON, Shanghai, China, Oct.23-25, pp.448-451, 2001.
【30】徐元欣，“有线数字电视信道接收芯片的实现研究”，浙江大学博士学位论文，2003年2月。
【31】Mani Srivastava, "Design For Test", EE116B (Winter 2001): Lecture # 6.
【32】Tom Anderson, "Verifying Virtual Components And VC-Based SoC Designs", 2001 IP World Forum.
【33】Lewis Sternberg, "Getting It Right: AMS Design and Verification Strategies", Analog & Mixed-Signal Applications Conference San Jose 2000.
【34】Himanshu Bhatnagar, "ADVANCED ASIC CHIP SYNTHESIS",KLUWER ACADEMIC PUBLISHERS, 1999.
【35】周祖成，王志华，“专用集成电路和集成系统自动化设计方法”，国防工业出版社，1997。
【36】简贵胄，葛宁，冯重熙，“静态时序分析方法的基本原理和应用”，计算机工程与应用，Vol．38，No．14，pp．115-116，221，2002．
【37】丁瑾，“可靠性与可测试性分析设计”，北京邮电大学出版社，1996年7月。
【38】《集成电路可测性设计讲义》，”Fundamentals on Testing and Design for Testability”．
【39】ChiFeng Wu, ChihTsun Huang, KuoLiang Cheng, Chih Wea Wang, and Cheng Wen Wu, "SimulationBased Test Algorithm Generation and Port Scheduling for MultiPort Memories", From http://ee.nthu.edu.tw
【40】《集成电路可测性设计讲义》，“Memory Testing"．
【41】Paul Yohannes，“面向深亚微米ASIC设计的可测试性设计技术”，电子工程专辑，pp．90，92，2001年9月。
【42】Lou Scheffer, "Timing Closure Today", Hangzhou April, 2002.
【43】"Synopsys SOLD", 2001.8.
【44】Nigel Horspool, Peter Gorman, "The ASIC Handbook", Prentice Hall PTR, 2001. 影印版，清华大学出版社，2002年11月。
【2】张明，《Verilog HDL实用教程》，电子科技大学出版社，1999。
【3】Digital Video Broadcasting(DVB); Framing structure, channel coding and modulation for cable systems, EN 300 429 V1.2.1 European Broadcasting Union, April, 1998.
【4】《中国集成电路大全》编委会，专用集成电路和集成系统设计自动化设计方法，北京：国防工业出版社，1997。
【5】Bhatnagar, Himanshu. Advanced ASIC Chip Synthesis: Using Synopsys Designer Compiler and PrimeTime, Kluwer Academic Publishers, 2000.
【6】Nekoogar, Fazard. Timing Verification of Application-Specific Integrated Circuits, Prentice Hall, 1999。
【7】“半导体集成化芯片系统基础研究 科学论坛纪要”，国家自然科学基金委员会21世纪核心科学问题论坛，2001。
【8】姚庆栋，张朝阳，刘鹏等，“系统集成芯片综述”，计算机自动测量与控制，2000年第3期。
【9】Jason cong，“纳米工艺IC设计的挑战和机遇”，集成电路设计，1998年第4期。
【10】Jim Turley. "CPU and DSP cores vie for ASIC designer's attention", Computer Design, pp.75-86, Jan. 1997.
【11】Barbara Tuck, "Integrating IP blocks to create a system-on a chip", Computer Design, pp.49-61, Nov. 1997.
【12】Ray Weiss,"32-bit cores drive systems-on-a-chip", Computer Design, pp.82-89, Sept. 1996.
【13】袁寿财，朱长纯，“集成电路技术：过去与未来”，半导体杂志，1998．23(2)。
【14】Bejoy G Oommann，“系统级芯片的内置式测试新技术”，CEO of Genesys Testware Inc，1999。
【15】段新东，“深亚微米集成电路设计方法学与EDA技术”，集成电路设计，1997年第4期。
【16】黄国勇，“基于IP的SOC设计”，电子设计自动化，2001年第9期。
【17】石教英等，《计算机体系结构》，浙江大学出版社，2000。
【18】易志明，林凌等，“SPI总线在51系列单片机系统中的实现”，国外电子
元器件，2003年10月。
【19】王飞，孙成立，“片上系统的总线结构发展现状及前景”，单片机与嵌入式系统应用。
【20】韩党群，“CAN控制器SJA1000及其应用”，电子技术应用，2003年10月。
【21】Don Anderson. Universal Serial Bus System Architecture. Addison Wesley Longman, Inc, 2000.
【22】何小艇，《数字电路》，浙江大学出版社，1995。
【23】夏宇闻，《复杂数字电路与系统的Verilog HDL设计技术》，北京航空航天大学出版社，1998。
【24】Peter Chambers, "The Ten Commandments of Excellent Design", from www.fpga.com.cn.
【25】陈进成，“MCU架构介绍”，电子技术专辑，2001年3月。
【26】罗胜钦编著，“数字集成系统芯片(SOC)设计”，北京希望电子出版社，2002年9月。
【27】康宝祥，栾贵兴著，“RISC体系结构及其实现技术”，科学出版社，1996。
【28】Stallings, W. "Reduced instruction set computer architecture", Proceedings of the IEEE, Vol.76, Issue: 1, pp.38-55, Jan. 1988.
【29】Xu Yuanxin, Xia Fang, Yao Qingdong, Qiu Peiliang, Wangkuang, "A New VLSI Design for Decoding of Reed-Solomon Codes Based on ASIP", IEEE 4th ASICON, Shanghai, China, Oct.23-25, pp.448-451, 2001.
【30】徐元欣，“有线数字电视信道接收芯片的实现研究”，浙江大学博士学位论文，2003年2月。
【31】Mani Srivastava, "Design For Test", EE116B (Winter 2001): Lecture # 6.
【32】Tom Anderson, "Verifying Virtual Components And VC-Based SoC Designs", 2001 IP World Forum.
【33】Lewis Sternberg, "Getting It Right: AMS Design and Verification Strategies", Analog & Mixed-Signal Applications Conference San Jose 2000.
【34】Himanshu Bhatnagar, "ADVANCED ASIC CHIP SYNTHESIS",KLUWER ACADEMIC PUBLISHERS, 1999.
【35】周祖成，王志华，“专用集成电路和集成系统自动化设计方法”，国防工业出版社，1997。
【36】简贵胄，葛宁，冯重熙，“静态时序分析方法的基本原理和应用”，计算机工程与应用，Vol．38，No．14，pp．115-116，221，2002．
【37】丁瑾，“可靠性与可测试性分析设计”，北京邮电大学出版社，1996年7月。
【38】《集成电路可测性设计讲义》，”Fundamentals on Testing and Design for Testability”．
【39】ChiFeng Wu, ChihTsun Huang, KuoLiang Cheng, Chih Wea Wang, and Cheng Wen Wu, "SimulationBased Test Algorithm Generation and Port Scheduling for MultiPort Memories", From http://ee.nthu.edu.tw
【40】《集成电路可测性设计讲义》，“Memory Testing"．
【41】Paul Yohannes，“面向深亚微米ASIC设计的可测试性设计技术”，电子工程专辑，pp．90，92，2001年9月。
【42】Lou Scheffer, "Timing Closure Today", Hangzhou April, 2002.
【43】"Synopsys SOLD", 2001.8.
【44】Nigel Horspool, Peter Gorman, "The ASIC Handbook", Prentice Hall PTR, 2001. 影印版，清华大学出版社，2002年11月。
© 2004-2018 中国地质图书馆版权所有 京ICP备05064691号 京公网安备11010802017129号 地址：北京市海淀区学院路29号 邮编：100083 电话：办公室：(+86 10)66554848；文献借阅、咨询服务、科技查新：66554700 |